干货 | 工程师手把手教你硬件电路设计

原理图是我们能认知的形式，电脑要将其转化为pcb，就必须将原理图转化它认识的形式netlist，然后🐲再处理、转化为pcb。4. 得到netlist，马上画pcb？别急，先做ERC先。ERC是电气规则检查的缩写。它能对一些原理图基本的设计错误进行排查，如多个output接在一起等问题。(但是一定要仔细检查自己的原理图，不能过分依赖工具，毕竟工具并不能明白你的系统，它只是纯粹地根据一些基本规则排查。) 5. 从netlist得到了pcb，一堆密密麻麻的元件，和数不清的飞线是不是让。

非常实用的PCB布局布线规则，画出美而高性能的板子

4、走线长度控制规则： 即短线规则，在设计时应该尽量让布线长度尽量短，以减少由于走线过长带来的干扰问题，特别是一些重要信号线，如时钟线，务必将其振荡器放在离器件很近的地🍉k8·凯发官方首页方。对驱动多个器件的情况，应根据具体(tǐ)情(qíng)况(kuàng)决(jué)定(dìng)采用(yòng)何(hé)种(zhǒng)网(wǎng)络(luò)拓(tà)扑(pū)结(jié)构(gòu)。5、倒(dào)角(jiǎo)规(guī)则(zé)： PCB设(shè)计(jì)中(zhōng)应(yīng)避(bì)免(miǎn)产(chǎn)生(shēng)锐(ruì)角(jiǎo)和(hé)直(zhí)角(jiǎo)， 产(chǎn)生(shēng)不(bù)必(bì)要(yào)的(de)辐(fú)射(shè)，同(tóng)时(shí)工(gōng)艺(yì)性(xìng)能(néng)也(yě)不(bù)好(hǎo)。6、器(qì)件(jiàn)去(qù)藕(ǒu)规(guī)则(zé)： A. 在(zài)印(yìn)制(zhì)版(bǎn)上(shàng)增(zēng)加(jiā)必(bì)要(yào)的(de)去(qù)藕(ǒu)电(diàn)容(róng)，滤(lǜ)除(chú)电(diàn)源(yuán)上(shàng)的(de)干扰信(xìn)号(hào)，使(shǐ)电(diàn)源(yuán)信(xìn)号(hào)稳(wěn)定(dìng)。在(zài)多(duō)层(céng)板(bǎn)中(zhōng)，对(duì)去(qù)藕(ǒu)电(diàn)容(róng)的(de)位(wèi)置(zhì)一(yī)般(bān)要(yào)求(qiú)不(bù)太(tài)高(gāo)，但(dàn)对(duì)双(shuāng)层(céng)板(bǎn)，去(qù)藕(ǒu)电(diàn)。

9 条(tiáo) PCB Layout 要(yào)点(diǎn)，高(gāo)级(jí)工(gōng)程(chéng)师(shī)都(dōu)知(zhī)道(dào)，初(chū)级(jí)工(gōng)程(chéng)师(shī)可(kě)能(néng) 1 个(gè)不(bù)知(zhī)道(dào)

PCB Layout设(shè)计(jì)实(shí)例(lì)Layout设(shè)计(jì)建(jiàn)议(yì)1. 驱(qū)动(dòng)芯(xīn)片(piàn)与(yǔ)功(gōng)率(lǜ)MOSFET摆(bǎi)放(fàng)尽(jǐn)可(kě)能(néng)靠(kào)近(jìn);2. VCC-GND(CVCC) / VB-VS(CBS)电(diàn)容(róng)尽(jǐn)可(kě)能(néng)靠(kào)近(jìn)芯(xīn)片(piàn);3. 芯(xīn)片(piàn)散(sàn)热(rè)焊(hàn)盘(pán)加(jiā)一(yī)定(dìng)数(shù)量(liàng)过(guò)孔(kǒng)并(bìng)且(qiě)与(yǔ)GND相(xiāng)连(lián)接(jiē)(增(zēng)加(jiā)散(sàn)热(rè)、减(jiǎn)小(xiǎo)寄(jì)生(shēng)电(diàn)感(gǎn));4. GND布(bù)线(xiàn)直(zhí)接(jiē)与(yǔ)MOSFET 源(yuán)极(jí)(source)相(xiāng)连(lián)接(jiē), 且(qiě)避(bì)免(miǎn)与(yǔ)源(yuán)极(jí)(source)-漏(lòu)极(jí)(drain)间(jiān)大(dà)电(diàn)流(liú)路径相(xiāng)重(zhòng)合(hé), VS 同(tóng)理(lǐ)GND布(bù)线(xiàn)原(yuán)则(zé)(避(bì)免(miǎn)功(gōng)率(lǜ)回(huí)路与(yǔ)驱(qū)动(dòng)回(huí)路重(zhòng)合(hé));5. HO/LO布(bù)线(xiàn)尽(jǐn)量(liàng)宽(kuān)(60mi。

版(bǎn)图(tú)设(shè)计(jì)

设(shè)计(jì)师(shī)需(xū)要(yào)选(xuǎn)择(zé)合(hé)适(shì)的(de)金(jīn)属(shǔ)层(céng)，考(kǎo)虑(lǜ)线(xiàn)宽(kuān)、间(jiān)距(jù)等(děng)因(yīn)素(sù)，以(yǐ)确(què)保(bǎo)信(xìn)号(hào)的(de)可(kě)靠(kào)性(xìng)和(hé)时(shí)序(xù)的(de)准(zhǔn)确(què)性(xìng)。电(diàn)源(yuán)与(yǔ)地(de)线(xiàn)的(de)布(bù)局(jú)：版(bǎn)图(tú)还(hái)需(xū)要(yào)合(hé)理(lǐ)安(ān)排(pái)电(diàn)源(yuán)线(xiàn)（VDD）和(hé)地(de)线(xiàn)（GND），确(què)保(bǎo)整(zhěng)个(gè)芯(xīn)片(piàn)的(de)电(diàn)力(lì)供(gōng)应(yīng)稳(wěn)定(dìng)，避(bì)免(miǎn)电(diàn)源(yuán)噪(zào)声(shēng)对(duì)电(diàn)路功(gōng)能(néng)的(de)干扰。隔(gé)离(lí)与(yǔ)保(bǎo)护(hù)：在(zài)版(bǎn)图(tú)设(shè)计(jì)中(zhōng)，还(hái)需(xū)要(yào)设(shè)计(jì)适(shì)当(dāng)的(de)隔(gé)离(lí)措(cuò)施(shī)，避(bì)免(miǎn)信(xìn)号(hào)干扰和(hé)热(rè)问(wèn)题(tí)，特(tè)别(bié)是(shì)高(gāo)功(gōng)率(lǜ)的(de)电(diàn)路部(bù)分(fēn)需(xū)要(yào)有(yǒu)效(xiào)的(de)散(sàn)热(rè)设(shè)计(jì)。3. 版(bǎn)图(tú)设(shè)计(jì)的(de)关键步(bù)骤(zhòu)：综(zōng)合(hé)（Synthesis）：在(zài)设(shè)计(jì)阶(jiē)段(duàn)，通(tōng)过(guò)综(zōng)合(hé)工(gōng)具(jù)将(jiāng)高(gāo)级(jí)描(miáo)述(shù)语言（如Verilog、V🏆k8·凯发官方首页HDL）转化为基本的标准单元（Stan。

大牛设计的开关电源全过程笔记

其中，变压器和环路补偿参数均采用上文的范例给出的计算参数。仿真测试条件：低压输入（90VAC，双路满载） 1.原理图 图17 仿真原理图 2. 瞬态信号时域分析 从图18可以看出，最低Cbulk上的最低电压为97.3V，与理论值98V大致相符。3. 交流信号频域分析 4. 动态负载波形测试 测试条件：低压输入，满载，主路输出电流0.1A---1A---0.1A，间隔2.5ms，测🚨试输出电压波形。PCB设计指导 1. PCB layout—大电流环路包围的面积应极可能小，走线要。